AERIS-10：十吉赫兹开源相控阵雷达系统深度解读 | NawfalMotii79/PLFM_RADAR

📌 项目地址：NawfalMotii79/PLFM_RADAR | ⭐ 20,940 颗星 | 🔧 PLSQL | 📜 NOASSERTION

项目定位：不是“雷达软件”，是硬件设计参考

二十年前，想自己做相控阵雷达，你需要去 DARPA 拿经费，或者在中电科某研究所签保密协议。2024 年，GitHub 上这个 20,940 星的仓库给你三层 PCB 的 gerber、FPGA 的 bit、Python GUI 的源码，以及一份 60 页的 BOM。它叫 AERIS-10，工作频率 10.5 GHz，脉冲线性调频，全电子扫描 ±45°。

仓库语言标注了 PLSQL，但点进去是 VHDL、原理图、KiCad 文件。标记失误，但社区显然不在乎——两万个星说明高频射频开源的缺口有多大。

三块板卡的拆分理由

整机拆成电源管理板、频率合成板、主板。这不是为了好看，是必须。

电源管理板上有一颗微控制器专门管上电时序。ADTR1107 前端芯片和 XC7A50T FPGA 对供电顺序有硬要求：内核电压先上，IO 电压后上，射频功放漏极电压最后。顺序错了轻则电流倒灌，重则烧穿 MOS 管。公开的时序波形图可以直接复制。

频率合成板是雷达的“心跳”。AD9523-1 低抖动时钟发生器给五颗器件提供相位对齐的时钟：RX 本振 ADF4382、TX 本振 ADF4382、DAC、ADC、FPGA。五个时钟必须确定延迟，否则脉冲压缩后距离像的旁瓣会抬高。这颗芯片抖动典型值 90 fs，比多数商用评估板低一个数量级。

主板集成从 IQ 到射频的全链路。核心芯片清单：

DAC 生成线性调频 Chirp。
两颗 LTC5552 混频器，上变频和下变频分开。
四片 ADAR1000 相位控制器，每片控制 4 通道，共用 SPI 总线，收发链路独立校准。
十六片 ADTR1107 前端芯片，收发一体：发射时输出 24 dBm 功率，接收时噪声系数 2.7 dB。一体芯片省 PCB 面积，但收发切换隔离度靠外部 MIPI 控制时序实现，Layout 中收发通道间距至少 3λ 并加地孔墙。
XC7A50T-2FTG256I 负责所有实时处理。没有软核 CPU，全是 HDL 逻辑。

选型逻辑：全部用工业级现货芯片，供货周期 8-12 周。不用专用雷达 SoC（如 AD9361），因为相控阵要求独立相位控制通道，集成 transceiver 无法满足。

FPGA 的四步流水线

信号处理链在 FPGA 内以流水线方式执行，每步固定延迟，不中断。

脉冲压缩：发射时 DAC 输出线性调频 Chirp，接收后 ADC 采样，与匹配滤波器卷积。匹配滤波器系数在初始化时由 FPGA 内部 BRAM 存储，不依赖 CPU 传输。距离分辨率取决于 Chirp 带宽，本例用 20 MHz 带宽，距离分辨率约 7.5 米。
多普勒 FFT：对同一波束方向连续 128 个脉冲的采样数据做 FFT，提取速度。速度分辨率靠脉冲重复频率（PRF）和 FFT 点数决定。PRF 可在 Python GUI 中调整，上限受探测距离无模糊约束（约 10-30 kHz）。
MTI：用双脉冲对消滤波器去除静止杂波。输出中只包含动目标信息，与 CFAR 串联。滤波器系数固定，但停用 MTI 时直通信号会提高 CFAR 虚警率。
CFAR：滑动窗口计算局部噪声功率，门限系数可通过串口动态调整。固定门限在杂波不均匀的环境下会失效，CFAR 是必须。

四步全部在 FPGA 实现，输出点迹（距离、速度、角度）通过 UART 发给 Python 上位机。上位机只做标绘和地图叠加，计算压力不到 5% CPU。

两套天线，共用主板

版本差异只在 RF 前端子板和对应的相移器数量。

AERIS-10N (Nexus)：8×16 微带贴片阵列。单片增益 6 dBi，阵列总增益约 20 dBi，探测距离 3 公里。天线用普通 FR4 材料，做阻抗匹配时注意介电常数波动。适合装在小无人机（载荷小于 2 kg）上做近距探测。
AERIS-10E (Extended)：32×16 介质填充波导缝隙阵列。波导内部填充高介电常数材料，尺寸压缩到 1/3，但加工需要 CNC 铣削波导腔体和对齐缝隙位置。总增益约 35 dBi，探测距离 20 公里，电子扫描损耗比贴片阵列小 2-3 dB。代价：天线重（约 8 kg）、成本高（定制波导和转接器）、需要 256 路相位控制（4 片 ADAR1000 不够，需要 8 片）。

两块主板完全兼容，换天线子板和增加相移器数量即可。ROM 表中预存两套校准系数，上电时通过 SPI 加载到 ADAR1000。

上手需要什么

README 里没有 git clone 之后的快速启动。你拿到的是：

原理图和 PCB Layout（KiCad 格式）
FPGA 项目文件（Xilinx ISE 或 Vivado 工程）
Python GUI 源码（依赖 PyQt5、QGIS、pyserial）
物料清单和 DigiKey 订单链接

至少需要：

射频调试能力：会用矢量网络分析仪调天线阻抗，知道怎么测收发隔离度。
FPGA 开发经验：能看懂 VHDL，会调 Xilinx IP Core（RAM、FFT、DDS）。
机械装配：贴片阵列需要保证天线平面度 ±0.1 mm，波导缝隙阵列需要激光校准。
工具：频谱仪、信号源、示波器、矢量网络分析仪。总造价约 2 万美元（不包括雷达物料）。

许可证的用意

硬件设计采用 CERN OHL v2（强互惠），软件（FPGA 固件、Python GUI）采用 MIT。

硬件用 CERN OHL：修改 PCB 或原理图后必须开源派生设计。防止大公司拿去改两下就申请专利、闭源生产。这正是早期 GNU GPL 的目的。
软件用 MIT：FPGA 固件和上位机可以被商用项目随意调用。鼓励下游工具链开发，比如将点迹数据接入 OpenDroneMap 或 Robot Operating System。

这种二分法在开源硬件中常见（代表项目：KiCad 自己的电源参考设计）。对于一个小团队或高校实验室，这个许可意味着你可以基于主板设计生产变种产品，但天线和 RF 部分修改必须公开。

GitHub 上“开源雷达”项目上百个，大多是 FMCW 单通道，或者给信号链跑在 PC 上的 SDR 方案。AERIS-10 是第一份把相控阵波束成形、脉冲压缩、多普勒处理、MTI、CFAR 全部用真实芯片实现，并提供完整工程文件到芯片级公开的项目。两万星是工程社区对这种动手能力的认可。如果你真的想搭一台可跟踪目标的雷达，而不是只跑个 FFT 看水杯回波，这可能是最完整的起点。